ZHCSPF7B March   2023  – April 2024 ADS127L21

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性
    6. 5.6  时序要求 (1.65V ≤ IOVDD ≤ 2V)
    7. 5.7  开关特性 (1.65V ≤ IOVDD ≤ 2V)
    8. 5.8  时序要求 (2V < IOVDD ≤ 5.5V)
    9. 5.9  开关特性 (2V < IOVDD ≤ 5.5V)
    10. 5.10 时序图
    11. 5.11 典型特性
  7. 6 参数测量信息
    1. 6.1  偏移误差测量
    2. 6.2  温漂测量
    3. 6.3  增益误差测量
    4. 6.4  增益漂移测量
    5. 6.5  NMRR 测量
    6. 6.6  CMRR 测量
    7. 6.7  PSRR 测量
    8. 6.8  SNR 测量
    9. 6.9  INL 误差测量
    10. 6.10 THD 测量
    11. 6.11 IMD 测量
    12. 6.12 SFDR 测量
    13. 6.13 噪声性能
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 模拟输入（AINP、AINN）
        1. 7.3.1.1 输入范围
      2. 7.3.2 基准电压（REFP、REFN）
        1. 7.3.2.1 基准电压范围
      3. 7.3.3 时钟运行
        1. 7.3.3.1 内部振荡器
        2. 7.3.3.2 外部时钟
      4. 7.3.4 调制器
      5. 7.3.5 数字滤波器
        1. 7.3.5.1 宽带滤波器
          1. 7.3.5.1.1 宽带滤波器选项
          2. 7.3.5.1.2 Sinc5 滤波器级
          3. 7.3.5.1.3 FIR1 滤波器级
          4. 7.3.5.1.4 FIR2 滤波器级
          5. 7.3.5.1.5 FIR3 滤波器级
          6. 7.3.5.1.6 FIR3 默认系数
          7. 7.3.5.1.7 IIR 滤波器级
            1. 7.3.5.1.7.1 IIR 滤波器稳定性
        2. 7.3.5.2 低延时滤波器 (Sinc)
          1. 7.3.5.2.1 Sinc3 和 Sinc4 滤波器
          2. 7.3.5.2.2 Sinc3 + Sinc1 和 Sinc4 + Sinc1 级联滤波器
      6. 7.3.6 电源
        1. 7.3.6.1 AVDD1 和 AVSS
        2. 7.3.6.2 AVDD2
        3. 7.3.6.3 IOVDD
        4. 7.3.6.4 上电复位 (POR)
        5. 7.3.6.5 CAPA 和 CAPD
      7. 7.3.7 VCM 输出电压
    4. 7.4 器件功能模式
      1. 7.4.1 速度模式
      2. 7.4.2 空闲模式
      3. 7.4.3 待机模式
      4. 7.4.4 断电模式
      5. 7.4.5 复位
        1. 7.4.5.1 RESET 引脚
        2. 7.4.5.2 通过 SPI 寄存器写入进行复位
        3. 7.4.5.3 通过 SPI 输入模式进行复位
      6. 7.4.6 同步
        1. 7.4.6.1 同步控制模式
        2. 7.4.6.2 启动/停止控制模式
        3. 7.4.6.3 单次触发控制模式
      7. 7.4.7 转换开始延迟时间
      8. 7.4.8 Calibration
        1. 7.4.8.1 OFFSET2、OFFSET1、OFFSET0 校准寄存器（地址 0Ch、0Dh、0Eh）
        2. 7.4.8.2 GAIN2、GAIN1、GAIN0 校准寄存器（地址 0Fh、10h、11h）
        3. 7.4.8.3 校准过程
    5. 7.5 编程
      1. 7.5.1 串行接口 (SPI)
        1. 7.5.1.1  片选 (CS)
        2. 7.5.1.2  串行时钟 (SCLK)
        3. 7.5.1.3  串行数据输入 (SDI)
        4. 7.5.1.4  串行数据输出/数据就绪 (SDO/DRDY)
        5. 7.5.1.5  SPI 帧
        6. 7.5.1.6  全双工操作
        7. 7.5.1.7  设备命令
          1. 7.5.1.7.1 无操作
          2. 7.5.1.7.2 读取寄存器命令
          3. 7.5.1.7.3 写入寄存器命令
        8. 7.5.1.8  读取转换数据
          1. 7.5.1.8.1 转换数据
          2. 7.5.1.8.2 数据就绪
            1. 7.5.1.8.2.1 DRDY
            2. 7.5.1.8.2.2 SDO/DRDY
            3. 7.5.1.8.2.3 DRDY 位
            4. 7.5.1.8.2.4 时钟计数
          3. 7.5.1.8.3 STATUS 字节
        9. 7.5.1.9  菊花链运行
        10. 7.5.1.10 3 线 SPI 模式
          1. 7.5.1.10.1 3 线 SPI 模式帧复位
        11. 7.5.1.11 SPI CRC
      2. 7.5.2 寄存器存储器 CRC
        1. 7.5.2.1 主程序存储器 CRC
        2. 7.5.2.2 FIR 滤波器系数 CRC
        3. 7.5.2.3 IIR 滤波器系数 CRC
  9. 8 寄存器映射
  10. 9 应用和实施
    1. 9.1 应用信息
      1. 9.1.1 SPI 操作
      2. 9.1.2 输入驱动器
      3. 9.1.3 抗混叠滤波器
      4. 9.1.4 基准电压
      5. 9.1.5 同步采样系统
    2. 9.2 典型应用
      1. 9.2.1 A 加权滤波器设计
        1. 9.2.1.1 设计要求
        2. 9.2.1.2 详细设计过程
        3. 9.2.1.3 应用曲线
      2. 9.2.2 PGA855 可编程增益放大器
        1. 9.2.2.1 设计要求
        2. 9.2.2.2 详细设计过程
        3. 9.2.2.3 应用曲线
      3. 9.2.3 THS4551 抗混叠滤波器设计
        1. 9.2.3.1 设计要求
        2. 9.2.3.2 详细设计过程
        3. 9.2.3.3 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息
7.3.5.1.6 FIR3 默认系数

无需提供自定义系数即可使用 FIR3 系数。默认系数由 FILTER1 寄存器的 FLTR_SEL[2:0] 位 = 000b 选择。默认系数具有线性相位响应、低通带纹波、窄过渡带和高阻带衰减特性。

图 7-14 至图 7-18 说明了默认的宽带滤波器频率响应。图 7-14 展示了通带纹波。图 7-15 展示了过渡带的频率响应。

ADS127L21 宽带滤波器通带纹波图 7-14 宽带滤波器通带纹波
ADS127L21 宽带滤波器过渡带图 7-15 宽带滤波器过渡带

图 7-16 展示了 OSR ≥ 64 时高达 fDATA 的滤波器响应。阻带从 fDATA / 2 开始，用以减少信号混叠。图 7-17 展示了 fMOD 的滤波器。在阻带区中，信号频率在 fMOD / 32 处与斩波频率的倍数进行互调，从而产生一系列超过数字滤波器所提供的衰减的响应峰值。响应峰值的宽度是滤波器带宽的两倍。当 ADC 输入由模拟抗混叠滤波器进行滤波时，阻带衰减得到改善。有关 ADC 输入端四阶抗混叠滤波器的详细信息，请参阅THS4551 抗混叠滤波器设计 部分。

ADS127L21 宽带滤波器频率响应
OSR ≥ 64
图 7-16 宽带滤波器频率响应
ADS127L21 宽带滤波器阻带衰减
OSR = 32
图 7-17 宽带滤波器阻带衰减

图 7-18 展示了以 fMOD 下的滤波器响应。如图所示，对于 fMOD 的输入信号，滤波器响应重复。如果不被抗混叠滤波器去除，fMOD 下的信号频率在通带中显示为混叠频率。

ADS127L21 fMOD 下的宽带滤波器频率响应图 7-18 fMOD 下的宽带滤波器频率响应

输入频率为 fMOD 的倍数时，也会出现混叠。这些频段的定义如下：

方程式 17. Alias frequency bands: (N · fMOD) ± fBW

其中：

  • N = 1、2、3 等
  • fMOD = 调制器采样频率
  • fBW = 滤波器带宽

滤波器的群延迟是输入信号显示在滤波器的输出端的传播时间。由于滤波器是线性相位设计，因此滤波器不会使复杂输入信号的包络失真。群延迟（以时间单位表示）是恒定的，而频率等于 34 / fDATA。施加阶跃输入后，68 个数据周期之后会出现完全稳定的数据。图 7-19 展示了滤波器群延迟 (34 / fDATA) 和阶跃输入的稳定时间 (68 / fDATA)。

ADS127L21 宽带滤波器阶跃响应图 7-19 宽带滤波器阶跃响应

当 ADC 同步时，数字滤波器会重新启动。ADC 会抑制前 68 个转换周期，直到滤波器完全稳定。同步后无需丢弃数据。数据抑制的时间是表 7-12 的延时时间 列中列出的转换延时时间。所有数据速率都会产生 16 个 fCLK 周期的开销时间。如果一个阶跃输入在没有同步的情况下随机施加到转换周期，那么接下来的 69 次转换是不稳定的数据。对于所有数据速率，幅值响应的 –0.1dB 频率为 0.4125 × fDATA，–3dB 频率为 0.4374 × fDATA。

表 7-7 宽带默认滤波器特性
模式 fCLK
(MHz)		 OSR 数据速率
(kSPS)		 –0.1dB 频率
(kHz)		 –3dB 频率
(kHz)		 延时时间(1)
(µs)
最大速度 32.768 32 512 211.2 223.9 135.5
高速 25.6 400 165 174.96 173.4
中速 12.8 200 82.5 87.48 346.9
低速 3.2 50 20.63 21.87 1387.8
最大速度 32.768 64 256 105.6 112.0 270.4
高速 25.6 200 82.5 87.48 346.1
中速 12.8 100 41.25 43.74 692.2
低速 3.2 25 10.31 10.94 2768.7
最大速度 32.768 128 128 52.8 55.99 540.0
高速 25.6 100 41.25 43.74 691.2
中速 12.8 50 20.63 21.87 1382.3
低速 3.2 12.5 5.1562 5.468 5529.2
最大速度 32.768 256 64 26.4 28.00 1079.2
高速 25.6 50 20.625 21.87 1381.3
中速 12.8 25 10.31 10.93 2762.6
低速 3.2 6.25 2.578 2.734 11051
最大速度 32.768 512 32 13.2 14.00 2157.6
高速 25.6 25 10.312 10.935 2761.6
中速 12.8 12.5 5.156 5.467 5523.3
低速 3.2 3.125 1.289 1.367 22093
最大速度 32.768 1024 16 6.6 7.998 4314.2
高速 25.6 12.5 5.156 5.467 5522.3
中速 12.8 6.25 2.578 2.734 11045
低速 3.2 1.5625 0.645 0.6834 44178
最大速度 32.768 2048 8 3.3 3.499 8627.8
高速 25.6 6.25 2.578 2.734 11044
中速 12.8 3.125 1.289 1.367 22087
低速 3.2 0.78125 0.322 0.3417 88348
最大速度 32.768 4096 4 1.65 1.750 17254
高速 25.6 3.125 1.289 1.367 22086
中速 12.8 1.5625 0.645 0.6834 44172
低速 3.2 0.390625 0.161 0.1709 176690
(1) IIR 滤波器被绕过。当启用模拟输入缓冲器后，延时时间增加 8 / fCLK (μs)。
开云买球「中国」股份有限公司 | 天博游戏app|中国有限公司 | 英亚体育【中国】有限公司 | 电竞app官网（中国）有限公司 | 千亿体育(中国)有限公司官网 | 欧博游戏官网【中国】有限公司 | IM·电竞（中国）官方网站 | 博鱼体育（中国）有限公司官网 | 易倍体育（中国）有限公司 |