ZHCSSG9 june   2023 DAC539E4W

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 修订历史记录
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性：阈值 DAC
    6. 6.6  电气特性：比较器
    7. 6.7  电气特性：通用
    8. 6.8  时序要求：I2C 标准模式
    9. 6.9  时序要求：I2C 快速模式
    10. 6.10 时序要求：I2C 超快速模式
    11. 6.11 时序要求：SPI 写入操作
    12. 6.12 时序要求：SPI 读取和菊花链操作 (FSDO = 0)
    13. 6.13 时序要求：SPI 读取和菊花链操作 (FSDO = 1)
    14. 6.14 时序图
    15. 6.15 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 智能数模转换器 (DAC) 架构
      2. 7.3.2 阈值 DAC
        1. 7.3.2.1 电压基准和 DAC 传递函数
          1. 7.3.2.1.1 电源作为基准
          2. 7.3.2.1.2 内部基准
          3. 7.3.2.1.3 外部基准
      3. 7.3.3 查询表 (LUT)
      4. 7.3.4 编程接口
      5. 7.3.5 非易失性存储器 (NVM)
        1. 7.3.5.1 NVM 循环冗余校验 (CRC)
          1. 7.3.5.1.1 NVM-CRC-FAIL-USER 位
          2. 7.3.5.1.2 NVM-CRC-FAIL-INT 位
      6. 7.3.6 上电复位 (POR)
      7. 7.3.7 外部复位
      8. 7.3.8 寄存器映射锁定
    4. 7.4 器件功能模式
      1. 7.4.1 比较器模式
        1. 7.4.1.1 可编程迟滞比较器
      2. 7.4.2 断电模式
    5. 7.5 编程
      1. 7.5.1 SPI 编程模式
      2. 7.5.2 I2C 编程模式
        1. 7.5.2.1 F/S 模式协议
        2. 7.5.2.2 I2C 更新序列
          1. 7.5.2.2.1 地址字节
          2. 7.5.2.2.2 命令字节
        3. 7.5.2.3 I2C 读取序列
    6. 7.6 寄存器映射
      1. 7.6.1  NOP 寄存器（地址 = 00h）[复位 = 0000h]
      2. 7.6.2  DAC-x-MARGIN-HIGH 寄存器（地址 = 01h、07h、0Dh、13h）[复位 = 0000h]
      3. 7.6.3  DAC-x-MARGIN-LOW 寄存器（地址 = 02h、08h、0Eh、14h）[复位 = 0000h]
      4. 7.6.4  DAC-x-VOUT-CMP-CONFIG 寄存器（地址 = 03h、09h、0Fh、15h）[复位 = 0401h]
      5. 7.6.5  DAC-x-CMP-MODE-CONFIG 寄存器（地址 = 05h、0Bh、11h、17h）[复位 = 0000h]
      6. 7.6.6  COMMON-CONFIG 寄存器（地址 = 1Fh）[复位 = 1249h]
      7. 7.6.7  COMMON-TRIGGER 寄存器（地址 = 20h）[复位 = 0000h]
      8. 7.6.8  COMMON-DAC-TRIG 寄存器（地址 = 21h）[复位 = 0000h]
      9. 7.6.9  GENERAL-STATUS 寄存器（地址 = 22h）[复位 = 00h、DEVICE-ID、VERSION-ID]
      10. 7.6.10 CMP-STATUS 寄存器（地址 = 23h）[复位 = 0000h]
      11. 7.6.11 DEVICE-MODE-CONFIG 寄存器（地址 = 25h）[复位 = 8040h]
      12. 7.6.12 INTERFACE-CONFIG 寄存器（地址 = 26h）[复位 = 0000h]
      13. 7.6.13 STATE-MACHINE-CONFIG0 寄存器（地址 = 27h）[复位 = 0003h]
      14. 7.6.14 SRAM-CONFIG 寄存器（地址 = 2Bh）[复位 = 0000h]
      15. 7.6.15 SRAM-DATA 寄存器（地址 = 2Ch）[复位 = 0000h]
      16. 7.6.16 DAC-x-DATA 寄存器（SRAM 地址 = 21h、22h、23h、24h）[复位 = 8000h]
      17. 7.6.17 LUT-x-DATA 寄存器（SRAM 地址 = 25h 至 34h）[复位 =（请参阅寄存器说明）]
      18. 7.6.18 LOOP-WAIT 寄存器（SRAM 地址 = 35h）[复位 = 0000h]
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.7 电气特性：通用

所有最小/最大规格的条件为 –40°C ≤ TA ≤ +125°C，所有典型规格的条件为 TA = 25°C，1.7V ≤ VDD ≤ 5.5V，DAC 基准连接至 VDD，增益 = 1 ×，且数字输入处于 VDD 或 AGND（除非另有说明）
参数 测试条件 最小值 典型值 最大值 单位
内部基准
初始精度 所有测量值的 TA = 25°C 1.1979 1.212 1.224 V
基准输出温度系数(1) (2) 50 ppm/ °C 
外部基准
VREF 输入阻抗(1) (3) 192 kΩ-ch
EEPROM
寿命(1) –40°C ≤ TA ≤ +85°C  20000 周期
TA = 125°C  1000
数据保留(1) 50 年
EEPROM 编程写入周期时间(1) 200 ms
器件启动时间(1) 从电源有效 (VDD ≥ 1.7V) 到输出有效状态（EEPROM 中编程的输出状态）所用的时间，CAP 引脚上具有 0.5µF 电容器 5 ms
数字输入
引脚电容 每引脚 10 pF
电源
IDD 流入 VDD 的电流 DAC 处于睡眠模式，内部基准关断，外部基准电压为 5.5V 28 µA
流入 VDD 的电流(1) DAC 处于睡眠模式，内部基准已启用，通过内部基准的额外电流 10
DAC 通道已启用，内部基准已启用，在电压输出模式下每个 DAC 通道通过内部基准的额外电流 12.5 µA-ch
正常运行，状态机已启用 1.53 mA
高阻抗输出
ILEAK 流入 OUTx 和 AINx 的电流 DAC 处于高阻态输出模式，1.7V ≤ VDD ≤ 5.5V 10 nA
(1) 根据设计和特征确定；未经生产测试。
(2) 在 –40°C 和 +125°C 条件下测得，并计算了斜率。
(3) DAC 通道的阻抗以并联方式连接。
开云买球「中国」股份有限公司 | 天博游戏app|中国有限公司 | 英亚体育【中国】有限公司 | 电竞app官网（中国）有限公司 | 千亿体育(中国)有限公司官网 | 欧博游戏官网【中国】有限公司 | IM·电竞（中国）官方网站 | 博鱼体育（中国）有限公司官网 | 易倍体育（中国）有限公司 |