ZHCAAN6D April 2023 – December 2023 LM2901 , LM2901B , LM2901B-Q1 , LM2903 , LM2903-Q1 , LM2903B , LM2903B-Q1 , LM339 , LM339-N , LM393 , LM393-N , LM393B , LM397 , TL331 , TL331-Q1 , TL331B
集电极开路输出需要一个上拉电阻,以使输出变为高电平。一个经常被忽视的设计项是上拉电阻值。如果上拉电阻值过低,输出低上拉电流过高,导致输出低电压 (VOL) 增加,从而导致输出功率耗散过大,并增加整个系统电源电流。适合 3.3V 上拉电压的未必适合 24V 上拉电压!
如果上拉电阻值过高,则会导致上升时间更长。由于上升时间取决于上拉电阻和负载电容的时间常数,因此上升时间将随容性负载而变化。其结果是上升时间呈现一个指数趋势而不是方形边沿,并且会影响整体传播延迟。下降时间不依赖于上拉电阻,因为输出晶体管会立即使输出短路,通过低阻抗快速对负载电容放电。
用以确定上升时间 (10% - 90%) 的公式,以 5k 和 15pF 为例:
如果上升时间不重要,则可采用更高的电阻值来进一步节省系统功耗。
TI 建议使用 100uA 至 1mA 范围内的上拉电阻灌电流,以实现输出摆幅和上升时间的最佳折衷。例如,使用 5V 上拉电压和 1mA 电流时,电阻值为 VPULL-UP / 1mA = 5kΩ。4.7k 或 5.1k 的电阻就足够了,因为确切值并不重要。合适的上拉电阻可从上方图 4-1 中所示的输出饱和曲线得出。对于多通道器件,请务必在总封装功耗计算中纳入每个通道的功率损耗。